覆盖膜 (Coverlay) 压合：
如何精准控制「溢胶」这把双面刃？

在 FPC 的制程中，如果说蚀刻是为了定义电路，那么覆盖膜压合（Coverlay Lamination）就是为了给电路穿上保护衣。然而，这层保护衣穿得好不好，关键不在于 PI 薄膜本身，往往都出在于 PI 下的「溢胶（Glue Overflow）」控制。

一、 什么是溢胶？为什么它是品质杀手？

覆盖膜（COVERLAY，以下简称 CVL）是由 PI 薄膜与一层半固化状态的胶（通常是 Epoxy 或 Acrylic）组成。在压合制程中，需透过高温与高压使胶层流动并填满线路间的缝隙，这过程中也能将其中空气排出。

溢胶对后段组装的负面影响

胶层一旦受压过大，就会从 CVL 的开窗边缘溢出，覆盖在原本该裸露的焊垫（Pad）或金手指上。 对于工程师来说，溢胶可能导致焊接面积受阻或 SMT 后的零件组装偏移；对于采购来说，这意味着后段 SMT 的异常率可能因此上升。

二、 影响溢胶的三大变量

要精准控制溢胶，必须从生产参数、物料选择与前端设计三方协同优化：

制程与设计的平衡点

• 压合参数： 快压机的升温设定与压力分配。压力过大会导致喷胶，压力不足则会产生气泡（Void）。
• 副资材的选用： 压合时会使用「离型纸」与「缓冲垫」。缓冲垫能均匀分散压力，有效抑制局部溢胶。
• 预留空间设计： 在设计 CVL 开窗时，须预留「溢胶补偿」设计，给予制造端合理的容错空间。

三、 价值平衡点

材料的稳定性与设计精度决定了溢胶控制的上限。在面对高密度需求时，建议参考以下对话逻辑：

商业与技术视角的决策考虑

• 采购观点： 稳定性差的二线胶材在压合高温下黏度不稳定，易发生失控溢胶（喷胶）。表面上节省了初期采购成本，实则在后段 SMT 埋下了高额异常报废的风险。
• 制程观点： 在高密度区域，若溢胶无法避免，可考虑改用「感光覆盖膜（PIC）」。它透过曝光显影成像，分辨率极高且无溢胶问题，尽管成本较高，却是精密线路、零件密度集中区域的首选。

四、 控制关键：溢胶控制对良率的影响比对

在实务制程中，溢胶量的大小直接决定了焊垫的有效焊接面积与产品的电性可靠度：

结论：精准定义良率上限

在 FPC 制造中，覆盖膜压合不仅是为了「包覆」导线，阻却氧化问题，是一场关于温度、压力与溢胶量的精准控制，直接体现了制造端对细节的掌握能力。对于客户而言，在预留补偿，并在制造端具备稳定压合参数控制的合作对象，是确保后段 SMT 零缺陷、降低总体异常成本的最佳路径。